• 时间数据转换器(TDC)常被用于测量时间间隔，被广泛应用于飞行时间测量领域。分辨率是一个重要的参数，但TDC线性度将直接影响整个系统的精度。尤其是近年来迅猛增长的汽车自动驾驶（ADAS）领域，利用光测距的激光雷达（LiDAR）应用，要求每秒多次测量，以提高可靠性。因此，在现代TDC体系结构中，不仅要提高TDC的分辨率，还要提高TDC的线性度，并且对采样率也有更高的要求。
• 激烈的市场竞争增加了对较少开发时间，较快的原型实现以及较低的综合成本等方面的需求，使得更多的设备厂商选择使用 FPGA来解决。一直以来，从架构设计和制造工艺到开发工具，FPGA都在不断地进步，使得FPGA能够在性能上缩小与ASIC的差距。因此，基于FPGA的TDC系统开始集成到最终产品中，使FPGA不再是一个原型验证的平台。
• 在TDC研究上，硬件系统的运行速度已经不再是瓶颈，所以今天无论是什么领域的应用，主要的目标是提高TDC的线性度和分辨率。在FPGA实现中，TDC的体系结构受到可用逻辑单元和布局布线资源的限制。所以选择更适合TDC应用的FPGA架构对TDC的算法实现和最终性能都至关重要。毫无疑问，在同样的算法实现上，使用更适合的FPGA架构可以带来更优秀的性能和更少的资源浪费。
• 迄今为止，基于延迟链(TDL)的TDC是最为普遍的，下图展示了TDL-TDC的基本原理。利用FPGA里的基本延迟单元设计延迟链(TDL)是整个FPGA TDC的核心。其中TDL的最大长度(测量范围)，TDL抽头(TAP)之间的最小延迟（分辨率）和误差（线性度）是决定FPGA TDC性能的重要参数，而这些参数都由FPGA的架构来决定，直接影响整个TDC设计的性能上限。

  

• 在今天的FPGA TDC应用里，为了获取最好的分辨率和精度，通常都采用FPGA里的进位链构建TDL。
• 如下图所示，FPGA里拥有最短可控延迟的布线资源就是基本逻辑单元之间的进位链，因为进位链的布线受FPGA硬件架构限制，每级的相对位置不会因为FPGA的PnR算法变得不受控制。
• 进位链只能从逻辑单元里加法器的进位输出(CO)连接到相邻逻辑单元里加法器的进位输入(CI)，所以相邻抽头（TAP）之间的延迟差是固定的也是最小的。采样链对抽头TAP信号进行采样获得温度计二进制编码值。

• 可见将各基本逻辑单元串连在一起的进位链最小延迟和延迟的误差会直接影响整个链路的测量分辨率和线性度。连续可级联的最大级数将会影响进位链的测量范围，虽然测量范围不是主要问题，因为我们可以用采样时钟的周期计数器进行粗计数以获得更宽的测量范围，但是前面提到的基本电路里我们的总进位链延迟时间仍然需要覆盖至少一个时钟周期的时间。
• 传统的FPGA的架构的布线资源和逻辑资源是固定的，为了更好的平衡局部布线资源和全局布线资源提高布线资源利用率和布通率，在架构上都会将基本功能组合为层级结构，并且在每个层级都有相应的局部布线资源。使用这种结构在构建TDL的时候，属于不同层级的进位链资源具有不同的延迟，从而影响整个TDL的线性度和分辨率。
• 以X家的7系列为例，基本结构为Slice，Slice里的进位链架构为Carry4。使用Carry4构建的延迟链，跨越Slice的进位链和同属一个Slice内的进位链延迟是不同的。而UltraScale架构的Carry8也有同样的问题。

• 而A家的Cyclone5系列情况则更为复杂一些。它的基本结构为LAB，每个LAB包含10个ALM，并且被划分为上下各5个ALM为一组。所以使用Cyclone5的进位链构建TDL，每个LAB内跨越两个ALM组的进位链延迟和同一组内的进位链延迟是不同的，跨越LAB的进位链延迟也不同。

  

• 易灵思独创的Quantum架构，逻辑资源和路由开关采用小颗粒的随变单元XLR构成，不再像传统的FPGA把基本功能和布线资源组织成多级结构。XLR可以根据需求配置为逻辑单元或者是布线需要的路由开关。这样的结构不仅可以以一半的面积、一半的功耗，获得更高的性能和更低的功耗，而且在这样的架构上使用进位链设计TDC具有天然的优势：
  1. 没有传统FPGA的层级结构，进位链每级之间的延迟没有差异，在同等算法实现的前提下，使用Quantum架构FPGA实现TDC具有更好的线性度和分辨率。
  2. 可实现跨度为整个纵列的超长连续的进位链，具有更宽的测量范围，让TDC应用实现变得更加灵活

 

• 以Trion系列FPGA的T35为例，可以构建最长478级连续以50ps为步进的延迟链:

• 钛金系列FPGA，以Ti35为例，可构建最长318级连续以21ps为步进的延迟链：

• 当前，国产FPGA产业正在蓬勃发展，虽然总体上和国外大厂尚有较大的距离，但是国内良好的市场前景仍然为国内FPGA品牌的创新带来不少活力。
• 易灵思独创的Quantum架构的Trion系列和钛金系列FPGA，在TDL TDC的应用上具有所有传统架构FPGA所不具备的天然优势，可以为用户的系统带来更好的性能，更低的功耗，以及更低的成本。