1. 从“记忆”到“流动”重新认识移位寄存器很多刚接触数字电路的朋友一听到“寄存器”这个词头就大了总觉得它和锁存器、触发器搅在一起分不清楚。其实你可以把它们想象成仓库管理员。锁存器就像一个反应有点慢、但很听话的临时保管员只要老板时钟电平说“现在可以收东西了”比如高电平期间他就会一直开着门外面送来的货输入数据他随时收下老板一说“停”电平变化他就立刻关门手里最后拿着的那件货就是他要保管的。这种方式简单直接但有个问题老板说“可以收”的那段时间有点长万一期间有捣乱的信号干扰、毛刺冒充送货的保管员也可能误收导致保管出错。这就是锁存器在电平有效期间易受干扰的原因。而寄存器呢更像一个训练有素、动作精准的资深管理员。他只认老板一个非常非常短暂、精确的指令——比如老板拍一下巴掌的瞬间时钟上升沿或下降沿。只有在那个“啪”的瞬间他才睁大眼睛快速扫描一下门口堆着的所有货物并行输入数据然后一把全部收进仓库之后立刻关门。在下一个巴掌响起之前无论门口再怎么吵闹、货物怎么变化他都充耳不闻只牢牢守住刚才收进来的那一批货。这种“边沿触发”的方式抗干扰能力就强多了非常适合需要步调一致、精准协同的复杂系统比如CPU内部那些核心的存储单元。那么移位寄存器又是什么它其实就是一组这样的资深管理员D触发器排成一排并且他们之间还定好了一套传递货物的暗号。想象一下你有四个这样的管理员四个D触发器排成一条流水线。第一个管理员第一级在时钟边沿收下一件货一位数据。下一个时钟边沿到来时他不仅自己会再收一件新货还会把手里原来那件货顺手递给旁边的第二个管理员。第二个管理员则把自己上一轮收到的货递给第三个……如此接力下去。你看数据就像在一条传送带上随着时钟节奏一位一位地向右或向左“流动”起来。这就是“移位”的本质——在时钟同步下实现数据的顺序移动。当然这套流水线不仅能串行传递一位一位地移动输入输出还能让所有管理员同时接收一批货并行输入或者同时亮出他们各自保管的货并行输出。这种既能“流动”又能“集体行动”的特性让移位寄存器成为了数字电路里一个无比灵活和强大的基础模块。我们今天要聊的经典芯片74HC194就是这种模块的一个典型代表它把左移、右移、并行加载、保持等功能都集成在了一个小小的封装里堪称数字世界里的“瑞士军刀”。2. 核心芯片实战玩转74HC194的多种模式拿到一片74HC194你可能会被它两侧密密麻麻的引脚吓到。别慌我们化繁为简抓住几个最关键的引脚就能指挥它干活了。这片芯片的核心是两组控制引脚模式选择端S1, S0和工作控制端/MR。模式选择端S1, S0就像它的“工作模式切换开关”S1 S0 0 0保持模式。时钟来了它也不动输出维持原状相当于按了暂停键。S1 S0 0 1右移模式。数据从DSR右移串行输入引脚进入每个时钟上升沿数据向右移动一位。Q0是最右边低位的输出。S1 S0 1 0左移模式。数据从DSL左移串行输入引脚进入每个时钟上升沿数据向左移动一位。Q3是最左边高位的输出。S1 S0 1 1并行加载模式。这是最“暴力”直接的模式时钟上升沿来时直接将D0,D1,D2,D3四个引脚上的数据一次性全部打入对应的Q0-Q3输出端。而/MR引脚主复位低电平有效则是“一键清零”按钮。不管芯片在干嘛只要把这个引脚接到低电平所有输出Q0-Q3立刻全部变成0非常霸道。光说不练假把式我举个最常用的级联例子。一片74HC194是4位的如果我们想处理8位的数据怎么办很简单用两片级联起来。假设我们想让数据向右移动将第一片低位片的Q3它的最高位输出连接到第二片高位片的DSR右移输入。将两片的S1、S0、CLK和/MR分别并联起来让它们接受同样的模式指令、时钟和复位信号。现在当你设置模式为右移01并在第一片的DSR输入串行数据时时钟每来一次数据在第一片内部右移一位。当数据从第一片的Q3移出时就立刻进入了第二片的DSR在下一个时钟继续在第二片里右移。这样8位数据就在两片芯片组成的“长廊”里流动起来了。左移级联的原理类似是把第二片的Q0接到第一片的DSL。这里有个我踩过的坑要提醒你时钟信号的质量至关重要。尤其是在级联时如果时钟线布得不好有毛刺或者延迟不一致可能会导致两片芯片动作不同步数据移位错乱。实测下来在面包板上玩的话时钟频率别太高比如保持在1MHz以下并且走线尽量短能避免很多灵异问题。3. 实战应用一构建环形与扭环形计数器理解了移位和反馈我们就能玩出第一个花样环形计数器。这名字听起来很高大上其实原理简单得惊人——就是把移位寄存器的输出绕一圈接回到自己的串行输入端形成一个闭环。我们用74HC194来构建一个最简单的4位右移环形计数器。操作如下将芯片设置为右移模式S10 S01。关键的一步把输出端Q3移出的最后一位连接到右移串行输入端DSR。首先通过并行加载模式S11 S01给芯片预置一个初始状态比如D3 D2 D1 D0 1 0 0 0也就是只有Q3是1其他是0。然后切换回右移模式。接下来每来一个时钟脉冲这个“1”就会向右移动一位。状态变化会是1000-0100-0010-0001-1000……如此循环往复。你看Q3~Q0这四个输出端在任何时刻都只有一个输出是“1”并且这个“1”像霓虹灯一样依次循环点亮。这不就是一个天然的、循环的顺序开关吗在很多需要轮流扫描、循环控制的场合比如LED流水灯、多路设备巡检用这个电路简直不要太方便硬件成本极低逻辑一目了然。但是这个经典环形计数器有两个明显的缺点我在实际调试中深有体会无法自启动如果因为上电扰动或干扰电路进入了非工作循环的状态比如0101它就会一直在这个错误循环里打转永远回不到我们设定的1000循环里除非你手动复位。这在要求高可靠性的系统里是致命的。状态利用率低4个触发器本来能表示16种状态2^4但我们只用了其中的4个剩下的12个状态都浪费了而且很多还是“无效”的陷阱状态。于是就有了它的改进版——扭环形计数器也叫约翰逊计数器。它的改动非常巧妙不是把Q3直接接回DSR而是把Q3的**反相输出/Q3**接回DSR。还是从0000开始需要先清零第一个时钟DSR输入的是/Q31状态变为1000。第二个时钟DSR输入的是/Q30状态变为1100。第三个时钟DSR输入0变为1110。第四个时钟DSR输入0变为1111。第五个时钟DSR输入/Q30变为0111。……依次类推状态会按0000-1000-1100-1110-1111-0111-0011-0001-0000这样的8个状态循环。看到了吗状态数翻了一倍变成了8个。而且它的输出编码很有特点每次状态变化只有一位发生变化这在某些需要格雷码输出的场合特别有用。当然扭环形计数器也可能有无效循环但通过设计合适的反馈逻辑可以结合门电路可以实现自启动的全状态有效循环这就更实用了。4. 实战应用二设计可靠的顺序脉冲发生器顺序脉冲发生器顾名思义就是能产生一组在时间上按顺序依次出现的脉冲信号。它的要求是在每一个时钟周期内有且仅有一个输出通道是高电平或低电平其他通道则保持相反的电平。这玩意儿在数字系统里应用极广比如控制多路模拟开关的选通、作为步进电机的相位驱动信号、或者为动态扫描的数码管提供位选信号。用我们刚学的环形计数器可以非常直接地实现一个顺序脉冲发生器。上面那个4位环形计数器其Q3~Q0的输出不就是四路完美的顺序脉冲吗每一路都是一个占空比为1/4的周期信号并且彼此错开。这种方法电路极其简单几乎不需要额外的逻辑芯片。但是它的缺点也和环形计数器一样要产生N路顺序脉冲就需要N位的移位寄存器触发器数量就是N。当N比较大时比如需要16路脉冲硬件成本就上去了而且状态利用率低、自启动问题都需要额外电路解决。所以在需要较多路数的顺序脉冲时工程师们更常用另一种经典方案计数器 译码器。我们以产生8路顺序脉冲为例计数器选用一片同步二进制计数器比如74HC1614位二进制计数器。我们让它工作在模8计数状态即0~7循环。这样每8个时钟周期它的输出Q2 Q1 Q0就循环一遍。译码器选用一片3线-8线译码器比如74HC138。将161计数器的Q2, Q1, Q0输出分别连接到138译码器的地址输入端A2, A1, A0。连接与输出理论上这样连接后随着计数器从000计数到111138译码器的8个输出端/Y0~/Y7就会依次输出低电平假设138输出低有效。这不就是8路顺序脉冲吗这个方案的优势很明显节省触发器。产生8路脉冲环形计数器需要8个触发器两片74HC194而本方案只需要3个触发器在161内部加一片译码器。路数越多节省越明显。而且计数器状态是自然二进制码不存在无效状态循环问题。但是这里藏着一个数字电路里著名的“坑”竞争-冒险。由于逻辑门和芯片有传输延迟计数器状态变化时Q2, Q1, Q0的变化不可能绝对同时。比如从0113变到1004时理想是同时变但实际上可能先变成1117或0000再变到100。这个极短暂的错误状态会被译码器捕捉到导致在/Y3和/Y4两个正确的输出脉冲之间产生一个非常窄的、我们不想要的毛刺脉冲比如/Y7或/Y0的尖峰。怎么解决我常用的、也是教科书上的经典办法是利用时钟进行选通。把时钟信号CLK取反后接到74HC138的使能端比如/E1。这样当CLK为高电平时138被禁止输出全部无效比如全为高当CLK变为低电平后计数器状态已经稳定变化发生在CLK上升沿此时138才被使能工作输出正确的低电平脉冲。这样一来输出的每一路顺序脉冲其高电平宽度就只有时钟周期的半个周期CLK低电平期间但彻底消除了毛刺。有得必有失用可靠性换来了脉冲宽度的减半在设计时需要根据后续电路的时序要求来权衡。5. 实战应用三定制你的序列信号发生器如果说顺序脉冲发生器输出的是“哪一路导通”的空间信息那么序列信号发生器输出的就是“发送什么数据”的时间信息。它的任务是产生一串预先设定好的、周期性的二进制串行序列比如11010001...。这在通信领域的帧同步、设备识别如电视遥控器编码、以及一些特定的控制协议中非常常见。用移位寄存器本身就能构成最简单的序列信号发生器称为反馈移位寄存器型。它通过一个反馈逻辑电路将移位寄存器某些位的输出进行逻辑运算异或、与、或等结果接回到串行输入端。通过精心设计反馈逻辑可以产生非常长的伪随机序列m序列但这涉及到线性反馈移位寄存器的理论设计起来有点复杂。对于初学者或者需要产生一个固定、不太长的特定序列时我更推荐另一种直观易懂的方案计数器 数据选择器MUX。这个方案的思想非常清晰用计数器循环产生地址用数据选择器根据地址输出预存的数据位。假设我们需要产生一个8位的循环序列00010111从左到右依次发送。计数器仍然用74HC161构成一个模8计数器0~7循环。它的三个输出Q2, Q1, Q0作为8个状态的地址码。数据选择器选用一片8选1数据选择器比如74HC151。它有8个数据输入端D0~D73个地址选择端A2, A1, A0一个输出端Y。配置与连接将161的Q2, Q1, Q0连接到151的A2, A1, A0。把我们想要的序列按照计数器地址递增的顺序逆向配置到151的数据输入端。这一点非常关键因为序列是串行发送先发送的位对应计数器的低地址。我们的序列是00010111设最先发送最左边的0。当计数器为000地址0时应该输出序列第1位0→ 所以D0 0当计数器为001地址1时应该输出序列第2位0→ 所以D1 0当计数器为010地址2时应该输出序列第3位0→ 所以D2 0当计数器为011地址3时应该输出序列第4位1→ 所以D3 1当计数器为100地址4时应该输出序列第5位0→ 所以D4 0当计数器为101地址5时应该输出序列第6位1→ 所以D5 1当计数器为110地址6时应该输出序列第7位1→ 所以D6 1当计数器为111地址7时应该输出序列第8位1→ 所以D7 1工作过程计数器在时钟驱动下从0到7循环计数。数据选择器151就像一张查表根据当前地址把对应的数据位D0~D7中的一个送到输出端Y。于是Y端就会周期性地输出我们预设的00010111序列。如果想要改变序列只需要改变D0~D7上的高低电平连接非常灵活。这种方法的优点在于原理直观修改序列方便且同样避免了环形计数器状态利用率低的问题。缺点是需要用到数据选择器并且序列长度受计数器模数限制8位序列用模8计数器16位就需要模16计数器。在实际焊接电路时务必确保给计数器、数据选择器的电源做好退耦通常在每个芯片的电源和地之间并联一个0.1uF的瓷片电容可以大大减少电源噪声带来的误动作这是我调试数字电路时养成的一个习惯效果显著。