vcs+verdi+vivado联合仿真
1.软件版本vivado和vcs的软件版本兼容Xilinx官方指导手册UG973本次使用的Vivado版本为2018.2图为Vivado2018.2支持的vcs版本此时vcs有vcs和vcs-mx两种版本。VCS和VCS_MX的区别VCS_MX为mixed hdl 仿真器支持vhdlverilogsv的混合仿真。vcs则是纯verilog的。当然目前vcs也是有sv支持的。它们在feature上唯一的区别在于对vhdl的支持。当然如果没有vhd的设计或者验证还是VCS好些速度略好。在后续版本中的vcs不再区分vcs和vcs-mx版本将功能统一合并为vcs一个版本。2 Vivado生成vcs的仿真库打开Vivado编译完成后检查是否有错误Tcl Console或者Vivado的工程目录下会有compile_simlib.logsynopsys_sim.setup这个文件非常重要打开可以看到里面指明了Xilinx各个器件库的位置和绝对路径。vcs仿真时会调用这个文件来链接所有的器件库可以说是我们实现独立仿真的”桥梁”。
本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如若转载,请注明出处:http://www.coloradmin.cn/o/2633018.html
如若内容造成侵权/违法违规/事实不符,请联系多彩编程网进行投诉反馈,一经查实,立即删除!