Mentor DFT实战:手把手教你搞定Wrapped Core的Scan Insertion(附完整TCL脚本)

news2026/5/20 19:31:10
Mentor DFT实战Wrapped Core的Scan Insertion全流程解析与TCL脚本精讲在芯片测试设计领域Wrapped Core的Scan Insertion一直是工程师们面临的棘手难题。当设计规模不断扩大核心间交互日益复杂时传统的扫描链插入方法往往显得力不从心。本文将从一个真实的项目案例出发带你逐步拆解Mentor DFT工具在处理Wrapped Core时的完整工作流程特别是针对那些容易让人困惑的多模式配置场景。1. Wrapped Core的基础概念与挑战Wrapped Core包裹核心是现代SoC设计中常见的IP集成方式它通过特定的Wrapper逻辑将核心与芯片其他部分隔离。这种设计带来了测试上的独特挑战——我们需要在不影响核心功能的前提下实现高效的测试访问机制。典型Wrapped Core的结构特点隔离逻辑Isolation Logic用于功能模式下的信号隔离旁路路径Bypass Path测试模式下直接连接输入输出的通路模式控制信号Mode Control决定当前是功能模式还是测试模式# Wrapped Core接口示例 set core_wrapper [create_wrapper \ -name DSP_CORE_WRAPPER \ -input_ports {clk rst_n data_in[31:0]} \ -output_ports {data_out[31:0] ready} \ -control_ports {test_mode scan_en}]注意Wrapper的接口定义直接影响后续Scan Insertion的配置方式务必在项目初期就与设计团队确认清楚。2. Scan Insertion前的准备工作2.1 设计环境配置在开始Scan Insertion之前需要确保Mentor DFT工具环境正确配置。以下是一个典型的初始化脚本# 设置工作库和设计文件 set LIB_PATH /project/libs/tech28hpc set RTL_PATH /project/rtl/dsp_core # 加载必要库 load_library -technology $LIB_PATH/tech.lib # 读入设计文件 read_verilog $RTL_PATH/dsp_top.v read_verilog $RTL_PATH/dsp_wrapper.v # 设置当前设计 current_design DSP_TOP link_design2.2 扫描配置参数定义不同的测试模式需要不同的扫描配置参数。我们可以使用set_scan_configuration命令进行全局设置# 基本扫描配置 set_scan_configuration \ -clock_mixing no_mix \ -style multiplexed_flip_flop \ -insert_clock_gating_aware true \ -chain_count 4 # 针对Wrapped Core的特殊配置 set_scan_configuration \ -wrapper_cell_analysis full \ -wrapper_boundary_scan true \ -shared_scan_out false关键参数解析参数默认值推荐值说明-clock_mixingno_mixno_mixWrapped Core建议保持时钟域隔离-wrapper_cell_analysisbasicfull完整分析Wrapper单元-shared_scan_outfalsefalse避免输出端口共享3. 多模式Scan Insertion实战3.1 定义测试模式Wrapped Core通常需要支持多种测试模式每种模式对应不同的扫描链配置# 内部测试模式测试核心逻辑 add_scan_mode -name int_mode \ -test_mode test_mode1,scan_en1 \ -scan_enable scan_en \ -create_ports auto # 外部测试模式测试Wrapper逻辑 add_scan_mode -name ext_mode \ -test_mode test_mode1,scan_en0 \ -scan_enable scan_en \ -create_ports auto # 旁路模式 add_scan_mode -name bypass_mode \ -test_mode test_mode0,scan_en0 \ -create_ports auto3.2 扫描链插入与优化完成模式定义后可以开始实际的扫描链插入过程# 分析Wrapper单元 analyze_wrapper_cells -all -verbose # 设置Wrapper边界属性 set_attribute_value -type port -name data_in* -attribute scan_boundary -value input set_attribute_value -type port -name data_out* -attribute scan_boundary -value output # 执行扫描链插入 insert_scan \ -mode {int_mode ext_mode bypass_mode} \ -analyze_only false \ -optimize true \ -verbose 3常见问题排查清单检查Wrapper端口是否正确定义了scan_boundary属性确认不同模式下的控制信号值没有冲突验证时钟域交叉处理是否符合预期检查扫描链长度是否均衡4. 高级配置与调试技巧4.1 EDT集成配置当使用EDTEmbedded Deterministic Test压缩技术时需要特殊考虑Wrapper的配置# EDT配置示例 set_edt_configuration \ -wrapper_mode hierarchical \ -chain_count 4 \ -input_channels 2 \ -output_channels 2 create_edt -name DSP_EDT \ -input_signals {edt_in[1:0]} \ -output_signals {edt_out[1:0]} \ -connect_to_wrapper4.2 OCC集成注意事项对于需要OCCOn-Chip Clocking的复杂设计Wrapper的时钟处理尤为关键# OCC时钟配置 set_occ_configuration \ -wrapper_clock_scheme separate \ -clock_gating_aware true \ -test_clock_divider 2 create_occ -name DSP_OCC \ -control_signals {occ_enable} \ -clock_sources {clk} \ -connect_to_wrapper4.3 验证与调试完成Scan Insertion后必须进行全面的验证# 扫描链验证 verify_scan_chain \ -mode all \ -report scan_chain.rpt \ -verbose 3 # 生成测试模式 create_test_patterns \ -mode {int_mode ext_mode} \ -format stil \ -output dsp_core_patterns.stil调试技巧使用report_scan_configuration -mode all检查配置一致性通过debug_scan_connection -from core_inst/data_reg追踪特定寄存器连接利用图形界面可视化扫描链路径特别关注Wrapper边界5. 完整TCL脚本示例以下是一个整合了上述所有关键步骤的完整脚本框架# Wrapped Core Scan Insertion完整脚本 set script_version 1.0 # 1. 初始化设置 source setup.tcl current_design DSP_TOP # 2. 扫描配置 set_scan_configuration \ -clock_mixing no_mix \ -chain_count 4 \ -wrapper_cell_analysis full # 3. 定义测试模式 add_scan_mode -name int_mode -test_mode test_mode1,scan_en1 add_scan_mode -name ext_mode -test_mode test_mode1,scan_en0 # 4. Wrapper特定设置 analyze_wrapper_cells -all set_attribute_value -type port -name data* -attribute scan_boundary -value input # 5. 执行扫描插入 insert_scan -mode {int_mode ext_mode} -optimize true # 6. 特殊结构集成 if {$use_edt} { set_edt_configuration -wrapper_mode hierarchical create_edt -name DSP_EDT -connect_to_wrapper } # 7. 验证与输出 verify_scan_chain -mode all write_scan_def -output dsp_core_scan_def.gz在实际项目中应用这个脚本时记得根据具体设计调整Wrapper端口名称、扫描链数量等参数。遇到问题时可以逐步执行脚本并检查中间结果这比一次性运行整个脚本更容易定位问题根源。

本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如若转载,请注明出处:http://www.coloradmin.cn/o/2629168.html

如若内容造成侵权/违法违规/事实不符,请联系多彩编程网进行投诉反馈,一经查实,立即删除!

相关文章

SpringBoot-17-MyBatis动态SQL标签之常用标签

文章目录 1 代码1.1 实体User.java1.2 接口UserMapper.java1.3 映射UserMapper.xml1.3.1 标签if1.3.2 标签if和where1.3.3 标签choose和when和otherwise1.4 UserController.java2 常用动态SQL标签2.1 标签set2.1.1 UserMapper.java2.1.2 UserMapper.xml2.1.3 UserController.ja…

wordpress后台更新后 前端没变化的解决方法

使用siteground主机的wordpress网站,会出现更新了网站内容和修改了php模板文件、js文件、css文件、图片文件后,网站没有变化的情况。 不熟悉siteground主机的新手,遇到这个问题,就很抓狂,明明是哪都没操作错误&#x…

网络编程(Modbus进阶)

思维导图 Modbus RTU(先学一点理论) 概念 Modbus RTU 是工业自动化领域 最广泛应用的串行通信协议,由 Modicon 公司(现施耐德电气)于 1979 年推出。它以 高效率、强健性、易实现的特点成为工业控制系统的通信标准。 包…

UE5 学习系列(二)用户操作界面及介绍

这篇博客是 UE5 学习系列博客的第二篇,在第一篇的基础上展开这篇内容。博客参考的 B 站视频资料和第一篇的链接如下: 【Note】:如果你已经完成安装等操作,可以只执行第一篇博客中 2. 新建一个空白游戏项目 章节操作,重…

IDEA运行Tomcat出现乱码问题解决汇总

最近正值期末周,有很多同学在写期末Java web作业时,运行tomcat出现乱码问题,经过多次解决与研究,我做了如下整理: 原因: IDEA本身编码与tomcat的编码与Windows编码不同导致,Windows 系统控制台…

利用最小二乘法找圆心和半径

#include <iostream> #include <vector> #include <cmath> #include <Eigen/Dense> // 需安装Eigen库用于矩阵运算 // 定义点结构 struct Point { double x, y; Point(double x_, double y_) : x(x_), y(y_) {} }; // 最小二乘法求圆心和半径 …

使用docker在3台服务器上搭建基于redis 6.x的一主两从三台均是哨兵模式

一、环境及版本说明 如果服务器已经安装了docker,则忽略此步骤,如果没有安装,则可以按照一下方式安装: 1. 在线安装(有互联网环境): 请看我这篇文章 传送阵>> 点我查看 2. 离线安装(内网环境):请看我这篇文章 传送阵>> 点我查看 说明&#xff1a;假设每台服务器已…

XML Group端口详解

在XML数据映射过程中&#xff0c;经常需要对数据进行分组聚合操作。例如&#xff0c;当处理包含多个物料明细的XML文件时&#xff0c;可能需要将相同物料号的明细归为一组&#xff0c;或对相同物料号的数量进行求和计算。传统实现方式通常需要编写脚本代码&#xff0c;增加了开…

LBE-LEX系列工业语音播放器|预警播报器|喇叭蜂鸣器的上位机配置操作说明

LBE-LEX系列工业语音播放器|预警播报器|喇叭蜂鸣器专为工业环境精心打造&#xff0c;完美适配AGV和无人叉车。同时&#xff0c;集成以太网与语音合成技术&#xff0c;为各类高级系统&#xff08;如MES、调度系统、库位管理、立库等&#xff09;提供高效便捷的语音交互体验。 L…

(LeetCode 每日一题) 3442. 奇偶频次间的最大差值 I (哈希、字符串)

题目&#xff1a;3442. 奇偶频次间的最大差值 I 思路 &#xff1a;哈希&#xff0c;时间复杂度0(n)。 用哈希表来记录每个字符串中字符的分布情况&#xff0c;哈希表这里用数组即可实现。 C版本&#xff1a; class Solution { public:int maxDifference(string s) {int a[26]…

【大模型RAG】拍照搜题技术架构速览:三层管道、两级检索、兜底大模型

摘要 拍照搜题系统采用“三层管道&#xff08;多模态 OCR → 语义检索 → 答案渲染&#xff09;、两级检索&#xff08;倒排 BM25 向量 HNSW&#xff09;并以大语言模型兜底”的整体框架&#xff1a; 多模态 OCR 层 将题目图片经过超分、去噪、倾斜校正后&#xff0c;分别用…

【Axure高保真原型】引导弹窗

今天和大家中分享引导弹窗的原型模板&#xff0c;载入页面后&#xff0c;会显示引导弹窗&#xff0c;适用于引导用户使用页面&#xff0c;点击完成后&#xff0c;会显示下一个引导弹窗&#xff0c;直至最后一个引导弹窗完成后进入首页。具体效果可以点击下方视频观看或打开下方…

接口测试中缓存处理策略

在接口测试中&#xff0c;缓存处理策略是一个关键环节&#xff0c;直接影响测试结果的准确性和可靠性。合理的缓存处理策略能够确保测试环境的一致性&#xff0c;避免因缓存数据导致的测试偏差。以下是接口测试中常见的缓存处理策略及其详细说明&#xff1a; 一、缓存处理的核…

龙虎榜——20250610

上证指数放量收阴线&#xff0c;个股多数下跌&#xff0c;盘中受消息影响大幅波动。 深证指数放量收阴线形成顶分型&#xff0c;指数短线有调整的需求&#xff0c;大概需要一两天。 2025年6月10日龙虎榜行业方向分析 1. 金融科技 代表标的&#xff1a;御银股份、雄帝科技 驱动…

观成科技:隐蔽隧道工具Ligolo-ng加密流量分析

1.工具介绍 Ligolo-ng是一款由go编写的高效隧道工具&#xff0c;该工具基于TUN接口实现其功能&#xff0c;利用反向TCP/TLS连接建立一条隐蔽的通信信道&#xff0c;支持使用Let’s Encrypt自动生成证书。Ligolo-ng的通信隐蔽性体现在其支持多种连接方式&#xff0c;适应复杂网…

铭豹扩展坞 USB转网口 突然无法识别解决方法

当 USB 转网口扩展坞在一台笔记本上无法识别,但在其他电脑上正常工作时,问题通常出在笔记本自身或其与扩展坞的兼容性上。以下是系统化的定位思路和排查步骤,帮助你快速找到故障原因: 背景: 一个M-pard(铭豹)扩展坞的网卡突然无法识别了,扩展出来的三个USB接口正常。…

未来机器人的大脑:如何用神经网络模拟器实现更智能的决策?

编辑&#xff1a;陈萍萍的公主一点人工一点智能 未来机器人的大脑&#xff1a;如何用神经网络模拟器实现更智能的决策&#xff1f;RWM通过双自回归机制有效解决了复合误差、部分可观测性和随机动力学等关键挑战&#xff0c;在不依赖领域特定归纳偏见的条件下实现了卓越的预测准…

Linux应用开发之网络套接字编程(实例篇)

服务端与客户端单连接 服务端代码 #include <sys/socket.h> #include <sys/types.h> #include <netinet/in.h> #include <stdio.h> #include <stdlib.h> #include <string.h> #include <arpa/inet.h> #include <pthread.h> …

华为云AI开发平台ModelArts

华为云ModelArts&#xff1a;重塑AI开发流程的“智能引擎”与“创新加速器”&#xff01; 在人工智能浪潮席卷全球的2025年&#xff0c;企业拥抱AI的意愿空前高涨&#xff0c;但技术门槛高、流程复杂、资源投入巨大的现实&#xff0c;却让许多创新构想止步于实验室。数据科学家…

深度学习在微纳光子学中的应用

深度学习在微纳光子学中的主要应用方向 深度学习与微纳光子学的结合主要集中在以下几个方向&#xff1a; 逆向设计 通过神经网络快速预测微纳结构的光学响应&#xff0c;替代传统耗时的数值模拟方法。例如设计超表面、光子晶体等结构。 特征提取与优化 从复杂的光学数据中自…