调试电路板的时候最让人抓狂的并不是那些明面上能查到文档的参数问题。示波器一抓波形明明电源电压已经稳定负载也没动可偏偏就是有那种挥之不去的毛刺幅度不大频率不低排查了半天才发现——问题根本不在设计原理上而是出在那些看不见的地方。寄生电感就是这样一个存在。它不像电阻那样显眼也没有电容那样被刻意关注可一旦到了高频开关电源、射频电路这类场景它就摇身一变成了让工程师睡不着觉的罪魁祸首。01 寄生电感到底是什么严格来说寄生电感是电路中非故意引入但客观存在的感性效应。任何电流流过的导体都会产生磁场而磁场的变化又会产生反向电动势来阻碍电流变化——这就是电感的基本特性。哪怕是一根普通的PCB走线也存在寄生电感。那这些电感都从哪来的主要来自这么几个地方常见的寄生电感来源PCB走线铜箔本身就有电阻和电感走线越长、越窄电感量就越大。一段10cm长、1mm宽的走线寄生电感大约在几十nH级别。过孔从顶层到地层的过孔虽然只有几毫米长但电感量也能达到1-2nH。高频电路里过孔多了累积效应就很可观。焊盘和引脚元器件的引脚、IC的焊盘都会在高频下表现出不容忽视的电感特性。连接器和线缆板外的连接线、探针这些更是寄生电感的重灾区。02 为什么说它危险寄生电感的危害主要体现在三个方面。第一高频下感抗急剧增大。感抗的公式是XL 2πfL频率越高感抗越大。直流情况下那根走线好像没什么存在感可一旦进入MHz级别nH级的寄生电感也能产生几十欧姆的阻抗。XL 2πfL第二和寄生电容形成LC谐振。这才是问题的核心。PCB上任意两根靠近的导体之间都存在寄生电容走线的电感加上对地电容在某个频率点就会形成谐振。一旦谐振被激发波形上就会出现振铃——那些让人看了就头疼的高频振荡。幅度大的时候会直接击穿器件幅度小的时候也会导致EMI超标让产品通不过认证测试。第三引起过冲和下冲。开关节点的状态切换时寄生电感会阻碍电流的快速变化导致电压波形出现尖峰。尖峰超过器件耐压器件就可能损坏。一个常见误区很多人以为只有开关电源才需要关注寄生电感。其实不然只要电路中有高速信号变化比如MCU的GPIO翻转、时钟线的上升沿都可能因为寄生电感引发问题。03 实际场景中的表现说几个典型的场景帮助理解寄生电感到底是怎么坑人的。开关节点的振铃同步降压转换器的SW节点波形本来应该是漂亮的方波可实际一测满是振铃。高边MOS关断时电流急剧变化寄生电感产生感应电动势和节点的寄生电容形成谐振振铃就这么来了。振铃幅度如果超过MOS的耐压余量长期运行下去可靠性就有问题。电源纹波恶化12V转5V的DCDC模块理论纹波应该只有几十mV可实测动不动就上百mV。问题很可能就出在输出电容的走线上——电容到芯片的走线太长、太细寄生电感把电容的滤波效果大打折扣。高频纹波根本滤不掉全都窜到后级电路去了。EMI传导和辐射产品送去做EMC认证结果在30MHz-100MHz频段超标。查来查去原以为是屏蔽没做好其实根源很可能在电源线的寄生电感上。电感在高频下呈现的高阻抗把噪声反射回电路同时又向空间辐射电磁能量两头都添乱。04 怎么减小寄生电感既然寄生电感问题这么多那就得想办法控制它。方法说不上多高大上关键在于细节。走线要短要宽电感量和走线长度成正比、和宽度成反比。关键信号线能短则短、能宽则宽。高频电流回路的面积越小寄生电感越小辐射也越小。地平面要完整连续的地平面不仅提供低阻抗的回流路径还能有效降低走线的寄生电感。尽量别把地平面割得支离破碎。去耦电容要靠近芯片电容的引脚电感是影响滤波效果的关键。电容越靠近芯片引脚电流回路越短寄生电感越小。过孔策略要讲究多用盲孔和埋孔减少过孔数量电源和地的过孔尽量加粗高速信号附近多打伴随地孔缩短回流路径。05 怎么测量和验证知道问题在哪是一回事能不能测出来是另一回事。测量寄生电感常用这么几种方法。网络分析仪测量传输线的S参数从相位响应可以反推出寄生电感量。精度高但设备成本也高。阻抗分析仪直接测量器件或走线在不同频率下的阻抗绘制阻抗-频率曲线谐振点附近的数据最有参考价值。示波器加探头测开关节点波形时选择带宽足够高的示波器和探头注意探头的接地环路要小。有时候测出来的振铃不一定是电路问题也可能是测量方法不当引入的。06 总结说了这么多其实就想说明一件事寄生电感不是玄学它有明确的物理根源也有可行的控制方法。做电路设计的时候多想一步——这条走线够不够短、这个回路面积能不能再小一点、去耦电容放得够不够近。这几个多想想可能就能让你少踩几个坑少熬几个夜。高速电路的设计本质上就是对各种寄生效应的理解和控制。把寄生电感当回事它就不会成为压垮项目的最后一根稻草。