1. 项目概述在嵌入式系统设计中非易失性存储是一个永恒的话题。当我们需要保存设备配置、运行日志或校准数据时串行EEPROM凭借其小巧的体积和简单的接口成为首选方案。最近我在一个工业传感器项目中使用了Microchip的93LC66B EEPROM通过PIC16F54的GPIO成功实现了Microwire协议通信整个过程积累了不少实战经验。Microwire协议作为经典的三线制串行通信标准CS、CLK、DI/DO相比I2C和SPI有着更简单的时序要求特别适合像PIC16F54这类没有硬件串行接口的低成本MCU。93系列EEPROM提供从1Kbit到16Kbit的不同容量选择支持8位或16位数据组织方式工作电压覆盖2.5V-5.5V范围堪称嵌入式存储的瑞士军刀。2. 硬件设计要点2.1 接口电路设计图1所示的电路连接看似简单但有几个关键细节需要特别注意CS引脚处理必须添加10K下拉电阻防止上电/掉电过程中出现误操作。我曾遇到过因省略这个电阻导致EEPROM数据损坏的情况。ORG引脚配置93XXXXC系列器件可通过此引脚选择8/16位模式。若使用固定组织型号如93LC66B该引脚可悬空。电源去耦尽管原理图未显示建议在VCC和GND之间添加0.1μF陶瓷电容特别是在长导线连接时。2.2 信号电平匹配当PIC16F54工作在5V而EEPROM采用3.3V供电时需注意DI信号MCU输出需要电平转换或串联电阻限流DO信号EEPROM输出通常能耐受5V输入但最好确认器件手册我的实测数据显示在5V系统下93LC66B的DO引脚输出高电平约为4.2V完全满足PIC16F54的VIH要求3. 协议实现详解3.1 指令集架构Microwire协议包含5种基本指令EWEN (0011) - 写使能WRITE (0101) - 写操作READ (1101) - 读操作ERASE (0111) - 擦除操作EWDS (0000) - 写禁止每条指令都由以下部分组成起始位14位操作码地址字段长度取决于存储器容量数据字段8或16位3.2 关键时序参数根据93LC66B数据手册必须满足以下时序TCSLCS下降沿到CLK上升沿最小250nsTWC写周期时间典型3ms最大6msTCZCS下降沿到DO高阻最大1μs在10MHz系统时钟下我的实测结果单bit传输时间约12μs包含5μs延时完整16位读取耗时约320μs写操作含轮询平均耗时3.5ms4. 固件实现技巧4.1 GPIO模拟协议PIC16F54需要通过软件精确控制三个I/O口#define CS RA0 #define CLK RA1 #define DI RA2 #define DO RA3 void clock_pulse() { CLK 1; __delay_us(5); // 满足TCKH时序 CLK 0; __delay_us(5); // 满足TCKL时序 }4.2 数据收发子程序16位数据发送函数示例void send_16bit(uint16_t data) { for(uint8_t i0; i16; i) { DI (data 0x8000) ? 1 : 0; data 1; clock_pulse(); } }数据接收时需要特别注意采样点uint16_t read_16bit() { uint16_t data 0; for(uint8_t i0; i16; i) { clock_pulse(); data 1; if(DO) data | 1; } return data; }4.3 写操作最佳实践可靠的写操作流程应包含发送EWEN指令等待至少1mstWEN时间发送WRITE指令地址数据轮询Ready/Busy状态发送EWDS指令实测中发现连续写操作时若省略步骤5可能导致后续写入失败。这是因为93系列EEPROM有自动写禁止功能但显式发送EWDS更可靠。5. 调试与优化5.1 逻辑分析仪抓包当通信异常时建议用逻辑分析仪捕获以下信号CS上升沿与第一个CLK上升沿的间隔应250nsCLK高电平持续时间应250nsDI数据在CLK上升沿前的建立时间应100ns我的调试记录显示最常见的错误是CLK周期过短导致数据采样错误。将时钟周期从5μs调整为10μs后通信稳定性显著提升。5.2 功耗优化技巧对于电池供电设备完成操作后立即拉低CS可降低EEPROM功耗从3mA到1μA批量写入时保持CS为高避免反复使能消耗额外电流降低CLK频率到100kHz以下可减少射频干扰6. 常见问题排查6.1 写入失败排查步骤确认已发送EWEN指令检查VCC电压低于2.5V可能无法写入测量CS引脚波形下降沿后应有1ms以上空闲验证ORG引脚配置8/16位模式必须匹配尝试单字节写入测试6.2 数据读取异常处理若读取数据全为0xFF或0x00检查DO引脚上拉电阻10K-100K为宜确认CLK极性数据在下降沿后变化上升沿前稳定测试电源噪声峰峰值应100mV7. 扩展应用7.1 多器件共享总线通过片选信号扩展多个EEPROM时每个器件需要独立CS线CLK和DI/DO可共享注意总线电容建议不超过100pF7.2 数据保护策略实现掉电保护的方法在VCC监测电路中断前完成写入采用影子存储技术双备份校验添加写计数限制93LC66B可承受百万次写操作经过三个月的实际应用验证这套方案在-40℃~85℃工业环境下表现稳定数据保持时间超过10年。对于需要低成本扩展非易失性存储的应用PIC16F54Microwire EEPROM的组合确实是个经得起考验的选择。