HLS设计存在的问题
PE:processing elements处理单元并行处理像素。每个 PE 都由管理输入和输出矩阵的 BRAM 控制器模块计算每个单元的新值的平均模块以及计算 PE 累积误差的错误模块组成。PE 的基本操作包括在每个时间步中遍历两次输入矩阵。1.BRAM分割优化2.HLS精细的流水线控制确实比较难特别是状态机写得人很难受。3.HLS支持for-loops、while-loops和do-while loops。4.无论是HLS还是Verilog两者代表了两个“极端”的方向。Verilog可以精准的控制电路实现但实现起来需要较长的周期而HLS虽然可快速迭代但其从软件到硬件翻译无论是面积还是资源均难以控制
本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如若转载,请注明出处:http://www.coloradmin.cn/o/2599192.html
如若内容造成侵权/违法违规/事实不符,请联系多彩编程网进行投诉反馈,一经查实,立即删除!