电路笔记(PCB) : 嘉立创EDA 导入、查找、设计管理器(快速寻找网络标签)功能+DRC错误检查和处理
文章目录导入功能查找功能设计管理器图层查看内电层DRC错误规则设置线距问题填充和焊盘距离太近CG导入功能查找功能可查找多种类型如原件名称、网络标签等设计管理器图层查看内电层PCB多层板-电源分割PCB - 工具 - 图层管理器 - 内电层绘制线条绘制区域Shift B 全局铺铜重建DRC错误规则设置线距问题大多数PCB制造商能够可靠地生产5 mil间距的走线和间隙。这是一个常见的标准适合大多数消费级和工业级电子产品。在5 mil以上的间距制造商可以确保线路的完整性和一致性。合理的线间距有助于减少信号串扰cross-talk和电磁干扰EMI提高信号完整性。 较大的间距可以降低电压击穿和短路的风险保证PCB在不同环境下的可靠性。适当的间距有助于散热减少过热对电路的影响。填充和焊盘距离太近嘉立创EDA设计中填充区域错误的处理技巧嘉立创EDA提供了一个名叫实心填充的功能。你可以绘制所需的填充信息该功能与铺铜有类似的地方但是实心填充不能与不同网络的元素产生间隙。可如下稍微调整或修改DRC规则CG密集的 BGA/QFP 封装和大量并行飞线避让和利用空间的策略:PCB 的板边左侧和下侧利用未被阻挡的空间进行了外围的 L 型包络走线垂直正交 如果顶层Top是水平走线那么底层Bottom或内层在交汇处最好是垂直走线。过孔阵列在芯片引脚附近打好过孔Via统一进入内层走线。
本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如若转载,请注明出处:http://www.coloradmin.cn/o/2553720.html
如若内容造成侵权/违法违规/事实不符,请联系多彩编程网进行投诉反馈,一经查实,立即删除!