考研408计算机学科专业基础——计算机组成原理复习核心说明本笔记聚焦考研408计算机组成原理计组高频考点、必背知识点贴合命题规律选择大题剔除冗余内容突出重难点适配冲刺复习与基础巩固兼顾理解性与记忆性助力快速掌握计组核心内容。第一章 计组核心基础必背选择题高频一、计算机系统层次结构层次划分从下到上核心记“硬件与软件的接口”硬件层→微程序层→机器语言层→操作系统层→汇编语言层→高级语言层。核心考点各层次的功能边界重点区分硬件层物理硬件、操作系统层资源管理、高级语言层用户编程的作用。二、冯·诺依曼体系结构必背高频考点核心思想存储程序、程序控制指令和数据一同存储按地址顺序执行。五大组成部分运算器、控制器、存储器、输入设备、输出设备记准名称选择题常考组成辨析。核心特点指令和数据存放在同一存储器中按地址访问指令执行具有顺序性。三、计算机性能指标选择题必考主频CPU时钟频率单位GHz主频越高CPU运算速度越快注意主频≠运算速度需结合CPI判断。CPI每条指令平均时钟周期数CPI越小指令执行效率越高运算速度越快。吞吐率单位时间内完成的指令数反映CPU整体处理能力。响应时间从提交任务到完成任务的总时间反映系统实时性。第二章 存储器层次结构必考选择大题高频一、存储器层次结构原理核心必背层次划分从快到慢、容量从小到大、成本从高到低寄存器→Cache→主存→外存。核心依据局部性原理时间局部性近期访问的指令/数据易再次访问空间局部性相邻地址的指令/数据易被连续访问。核心目的解决CPU与主存速度不匹配的问题平衡速度、容量与成本。二、主存储器内存重点存储介质必背辨析① DRAM动态RAM需要定期刷新容量大、成本低用于主存② SRAM静态RAM无需刷新速度快、成本高用于Cache。主存地址映射大题可能涉及① MAR地址寄存器存储要访问的主存地址② MDR数据寄存器存储从主存读出/写入的数据③ 地址线位数与主存容量容量2地址线位数如32位地址线容量232字节4GB。主存带宽单位时间内主存读写的数据量计算公式带宽存储周期×每个周期读写的字节数选择题常考计算。三、Cache高速缓冲存储器必考作用介于CPU和主存之间缓解CPU与主存的速度差距提高CPU访问数据的效率。映射方式必背选择题大题高频① 直接映射Cache块号主存块号 mod Cache总块数优点速度快、实现简单缺点冲突率高。② 全相联映射主存块可映射到Cache任意块优点冲突率低缺点速度慢、实现复杂。③ 组相联映射结合前两者主存块映射到Cache指定组的任意块性价比最高实际应用中最常用。替换算法必背选择题高频① LRU最近最少使用高频考点优先替换近期最少访问的Cache块② FIFO先进先出简单易实现替换最早进入Cache的块③ OPT最优替换理论上最优替换未来最久不访问的块无法实际实现仅作理论对比。四、外存储器了解选择题低频常见类型硬盘、U盘、光盘核心特点容量大、速度慢、成本低用于存储大量不常用的数据和程序。第三章 指令系统必考选择大题高频一、指令的组成必背指令由**操作码OP 地址码ADDR**组成① 操作码决定指令的功能如加法、减法位数决定指令的种类多少② 地址码决定操作数的地址或操作数本身位数决定寻址范围。二、指令寻址方式必背大题高频重点掌握8种寻址方式明确每种方式的特点和有效地址计算立即寻址地址码就是操作数如MOV AX, 1234H速度最快无需访问内存。直接寻址地址码是操作数在主存的地址只需访问一次内存。间接寻址地址码是操作数地址的地址需访问两次内存寻址范围大。寄存器寻址操作数在寄存器中速度最快无需访问内存。寄存器间接寻址寄存器中存储的是操作数在主存的地址需访问一次内存。相对寻址有效地址PC当前指令地址 地址码偏移量常用于分支跳转指令。基址寻址有效地址基址寄存器地址码适合多道程序环境用于定位内存空间。变址寻址有效地址变址寄存器地址码常用于数组访问变址寄存器可灵活修改。三、指令格式与指令集体系结构指令格式① 定长指令格式所有指令长度相同执行速度快RISC精简指令集常用② 变长指令格式指令长度不同指令种类多CISC复杂指令集常用。CISC与RISC的区别必背选择题高频① CISC指令多、复杂寻址方式多适合通用计算机如x86架构② RISC指令少、简单寻址方式少适合嵌入式、高性能计算机如ARM架构。第四章 CPU的组成与工作原理必考大题高频一、CPU的组成必背CPU由运算器ALU 控制器CU 寄存器组组成运算器ALU执行算术运算加减乘除和逻辑运算与、或、非是CPU的“计算核心”。控制器CU控制指令的执行流程是CPU的“指挥核心”负责取指、译码、执行的协调。寄存器组用于临时存储指令、数据和中间结果提高CPU执行效率。二、寄存器组必背选择题大题通用寄存器AX、BX、CX、DX等用于存放操作数、中间结果可灵活使用。专用寄存器核心必背① PC程序计数器存储下一条要执行的指令地址指令执行后自动加1② IR指令寄存器存储当前正在执行的指令③ PSW程序状态字存储CPU的状态信息如进位标志、溢出标志、中断允许标志。三、CPU的工作周期必背大题高频CPU执行一条指令的完整流程循环执行取指周期→译码周期→执行周期→访存周期必要时。取指周期CPU从主存取出指令存入IRPC自动加1指向 next 指令译码周期控制器对IR中的操作码进行译码确定指令的功能和操作对象执行周期ALU根据译码结果执行相应的运算或操作更新寄存器内容访存周期若指令需要读写主存如取操作数、存结果CPU与主存交换数据无需访存则跳过。四、流水线技术高频选择大题定义将CPU的工作周期拆分为多个阶段如取指、译码、执行、写回多个指令并行执行提高CPU的吞吐量和效率。核心性能指标吞吐率单位时间内完成的指令数、加速比流水线执行与串行执行的时间比、效率流水线的利用率。流水线冒险必背大题常考解决方法① 结构冒险资源冲突多个指令竞争同一硬件资源解决方法增加硬件资源、优化资源分配。② 数据冒险数据依赖后一条指令需要前一条指令的结果解决方法数据旁路Forwarding、插入空操作NOP、编译器优化。③ 控制冒险分支跳转分支指令导致PC跳转破坏流水线顺序解决方法分支预测、延迟分支。第五章 计组高频易错点与命题总结一、高频易错点规避选择题陷阱主频越高CPU运算速度不一定越快需结合CPICPI越小运算速度才越快DRAM需要刷新SRAM无需刷新二者的应用场景主存vs Cache不可混淆指令寻址方式中立即寻址的地址码是操作数不是地址直接寻址的地址码是主存地址流水线冒险的三种类型及解决方法不可混淆结构冒险与数据冒险的区别CISC与RISC的核心区别重点记指令复杂度、寻址方式多少的差异。二、命题规律总结选择题侧重基础知识点辨析如冯·诺依曼结构、存储器层次、寻址方式、CISC/RISC、简单计算主存容量、带宽大题侧重综合应用如Cache映射与替换、CPU工作周期流程、流水线冒险分析、指令寻址方式应用复习重点存储器层次结构、指令系统、CPU组成与工作原理三大核心模块占计组命题的70%以上。注文档部分内容可能由 AI 生成