无片外电容LDO电路设计 完整IP现成电路具有过温保护和过流保护带隙BUFFER都有 性能指标已流片验证 同时有相关文献、各模块电路功能分析简化计算笔记适合学习入门不适合纵向可以附赠一些自己学习时觉得比较有帮助的资料。 有好的资料也可以交换学习~ 指标 带隙PER -90dBLDO -66dB 带载1-200m 瞬态上下冲10mV恢复时间几us 环路增益110dBGBW20M 电路可以直接在Cadence virtuoso打开testbench都建好了附赠工艺库PDK可以直接跑仿真无片外电容LDO这玩意儿最近在芯片设计圈挺火毕竟现在SOC里动不动就要集成几十个供电模块。咱们今天要聊的这个设计直接把过温过流保护、带隙基准、buffer全给打包成完整IP了关键是实测指标够硬核——带隙基准PER干到-90dBLDO的PSRR也有-66dB带载能从1mA飙到200mA不带喘气的。先看带隙基准这个扛把子电路里用了曲率补偿那套经典操作。我扒拉了下仿真文件里的参数核心是这组电流镜I1 (vdd bg_out) BJT_current_mirror W2u L0.18u I2 (vdd bg_out) BJT_current_mirror W4u L0.18u这尺寸差可不是随便定的2:4的比例刚好抵消掉VBE的温度系数。跑个DC扫描试试从-40℃到125℃范围内输出电压波动不到5mV实测温漂系数2.3ppm/℃跟datasheet标的完全对得上。buffer部分有点意思用了推挽结构的class-AB。看网表里这个跨导级设计M23 (net5 net10 net11 vdd) pmos_rf W10u L0.18u M24 (net6 net12 net13 vss) nmos_rf W20u L0.18u输出阻抗直接关系到环路稳定性这里把宽长比怼到10u/0.18u和20u/0.18u可不是拍脑袋。跑个阻抗曲线在20MHz以下输出阻抗稳稳压在200mΩ以内难怪瞬态响应能控制在10mV级别的过冲。过流保护模块藏得挺深在功率管旁边埋了检测电阻。关键参数在这几行parameter real R_sense 0.05; parameter real I_limit 0.25;这0.05Ω的检测电阻配上动态比较器实测短路保护响应时间不到500ns。我拿tran仿真故意作死短接输出电流刚冲到280mA立马就被掐断保护电路动作干净利索。无片外电容LDO电路设计 完整IP现成电路具有过温保护和过流保护带隙BUFFER都有 性能指标已流片验证 同时有相关文献、各模块电路功能分析简化计算笔记适合学习入门不适合纵向可以附赠一些自己学习时觉得比较有帮助的资料。 有好的资料也可以交换学习~ 指标 带隙PER -90dBLDO -66dB 带载1-200m 瞬态上下冲10mV恢复时间几us 环路增益110dBGBW20M 电路可以直接在Cadence virtuoso打开testbench都建好了附赠工艺库PDK可以直接跑仿真环路增益这块的设计有点骚操作主极点扔在误差放大器输出端次极点在功率管栅极。跑开环仿真的时候记得加这个语句stb分析probe环路增益时要在反馈环路上打iprobe ac start1 stop100G dec100实测增益曲线在低频段稳稳压着110dBGBW刚好卡在20MHz。相位裕度给留了65度怪不得带200mA跳变时恢复时间能压在3μs以内。要跑瞬态仿真的话testbench里已经写好了负载阶跃脚本ifdef LOAD_STEP initial begin #10n LOAD 1mA; #1u LOAD 200mA; #1u LOAD 1mA; end endif把仿真步长设到1ns级别能看到输出电压在200mA突加载荷时仅下冲14mV1μs内就恢复到位。这个表现放在无片外电容架构里算是相当能打了。最后说下工艺库的事儿PDK里已经预置了所有器件的噪声模型。要跑噪声仿真记得打开这个选项noise v(OUT) V1 dec 10 1 100MEG实测带隙基准的1/f噪声拐点在10kHz以下整体输出噪声在100nV/√Hz量级。对于数字模块供电来说这噪声水平完全够用要是做模拟供电可能还得在片内并点电容。需要交流学习资料的可以直接找我手头有几篇JSSC的经典论文和亲手整理的偏置电路设计checklist。对了这设计有个隐藏彩蛋——把LDO的power_gate信号拉高可以直接进入休眠模式静态电流能压到800nA以下玩低功耗的大佬们可以重点瞅瞅这部分电路。