Tessent Shell双Pass插入策略MemoryBIST优先于EDT/OCC的技术本质解析在芯片测试领域Tessent Shell的双Pass插入流程Two-Pass Insertion Process是一个被广泛采用却鲜少深入探讨的核心方法论。当工程师首次接触先MemoryBIST后EDT/OCC的流程顺序时往往会产生一个根本性疑问为什么工具不采用单次插入所有DFT结构的方式这个看似简单的顺序安排实则蕴含着对芯片测试质量、面积开销和时序收敛的深度权衡。1. 双Pass流程的架构本质与技术动因Tessent Shell的双Pass设计绝非偶然其背后是测试结构之间的数据依赖关系和物理实现约束共同作用的结果。在RTL级DFT插入阶段第一个Passrtl1专注于MemoryBIST和Boundary Scan的植入而第二个Passrtl2才处理EDT、OCC等逻辑测试结构。这种分离式处理的核心价值体现在三个维度Flop数量精确统计MemoryBIST的插入会改变设计中时序单元的总量只有在完成MBIST插入后才能获得准确的scannable flop数量。这个数字直接决定了EDT控制器的压缩比配置扫描链的物理划分方案测试功耗预算分配时钟域冲突规避MemoryBIST通常使用功能时钟进行测试而EDT/OCC需要独立的测试时钟体系。通过分阶段插入# Pass1: 仅处理MBIST时钟 set_dft_signal -type ScanClock -port mem_clk -timing {45 55} # Pass2: 处理EDT系统时钟 set_dft_signal -type TestClock -port tck -view existing可避免时钟网络间的信号竞争减少后期时序修复压力。数据继承的物理实现TSDBTessent Shell Database采用分层数据管理数据层内容继承关系rtl1MBIST/BScan硬件描述基础层rtl2EDT/OCC硬件描述继承rtl1所有数据gate扫描链物理连接信息继承rtl2所有数据这种层级结构确保每个阶段都能基于前序结果进行增量式优化而非重新计算。2. MemoryBIST优先的工程实现细节在具体实施MemoryBIST优先策略时工程师需要特别关注以下几个技术要点2.1 设计准备阶段的黄金法则IO Pad必须实例化Boundary Scan插入要求设计必须包含已实例化的IO pad单元这是Pass1能成功执行的前提条件。若使用黑盒验证方法需通过特殊指令声明pad特性add_black_boxes -module pad_cell -attributes {is_pad true}MBIST时钟隔离存储器测试时钟需要与系统时钟物理隔离典型配置方案// MemoryBIST时钟门控单元 mux mem_clk_mux ( .sel (test_mode), .a (sys_clk), .b (mbist_clk), .out (mem_clk) );2.2 TSDB数据管理的实践技巧set_context -design_id rtl1命令建立的上下文环境实际上创建了一个版本化的数据容器。优秀工程师会利用这一特性实现多方案并行探索通过复制rtl1上下文快速尝试不同的MBIST配置copy_context -from rtl1 -to rtl1_opt1 set_context -design_id rtl1_opt1 set_mbist_config -algorithm MarchC-安全回滚机制当Pass2出现问题时可随时回溯到干净的Pass1状态delete_context -design_id rtl2 open_tsdb -path ./tsdb_clean2.3 面积与时序的早期预估在完成MemoryBIST插入后Tessent Shell会生成DFT面积预估报告其中包含关键指标-------------------------------------------------- | DFT Structure | Cell Count | Area (um²) | |---------------------|------------|-------------| | MBIST Controller | 1,248 | 45,600 | | BAP Interfaces | 32 | 2,800 | | SIB Chains | 16 | 1,120 | --------------------------------------------------这些数据为后续EDT压缩比选择提供直接依据——当MBIST占用面积超过预算时可能需要调整EDT的压缩比来平衡总体测试开销。3. 从Pass1到Pass2的关键过渡技术第二个插入过程的技术复杂性往往被低估实际上从rtl1到rtl2的转换包含多个需要精细控制的环节。3.1 设计加载的隐藏陷阱使用read_design加载Pass1结果时常见问题及解决方案模块描述丢失由于MBIST插入可能改变层次结构建议采用弹性加载方式elaborate_design -auto_blackbox true -suppress_warning LBR-210信号冲突检测Pass1生成的test_mode信号可能与功能信号重名需显式声明add_dft_signals -type Constant -active high -hook test_mode3.2 EDT配置的黄金比例基于Pass1的flop统计结果EDT压缩比选择遵循经验公式推荐压缩比 min(√(总flop数/1000), 16)例如当Pass1报告设计包含功能flop256KMBIST新增flop12K 则总flop数为268K理想压缩比为√(268000/1000)≈16实际配置示例create_dft_specification -edt { compression_ratio 16 channel_width 32 shared_input_output true }3.3 OCC与MBIST的时钟协同测试时钟的相位关系需要通过特殊约束保证create_generated_clock -name occ_clk \ -source [get_pins occ/CLKIN] \ -divide_by 1 \ -edges {1 2 3} \ [get_pins occ/CLKOUT] set_clock_groups -asynchronous \ -group {mem_clk} \ -group {occ_clk tck}4. 物理实现阶段的链式反应当设计进入gate-level阶段双Pass策略的优势才真正显现。4.1 扫描链缝合的智能避让Tessent Scan在stitch阶段会自动识别MBIST控制器内部的non-scan单元EDT压缩逻辑的专用通道OCC的时钟切换电路并通过结构感知算法避免在这些区域插入扫描链典型日志输出INFO: Skipping 248 non-scan cells in MBIST_CTRL INFO: Protected 16 OCC clock muxes from scan insertion4.2 ATPG模式的级联控制双Pass流程生成的测试模式具有天然的时间顺序先执行MBIST模式需约100ms自动切换至EDT扫描模式最后运行OCC at-speed测试这种序列通过IJTAG网络实现无缝衔接// 自动化测试序列 ijtag_sequence { mbist_run -time 100ms; edt_shift -patterns 1000; occ_at_speed -cycles 200; }4.3 故障仿真的交叉验证LBIST故障仿真需要结合双Pass的数据analyze_faults -mbist_coverage mbist_cov.rpt \ -edt_coverage edt_cov.rpt \ -combined_report final_cov.html最终生成的报告会标注MBIST与EDT测试的互补性[] MBIST独检测出故障12% (存储单元相关) [] EDT独检测出故障63% (逻辑单元相关) [] 共同检测出故障25% (接口逻辑)在28nm工艺节点的一次实测中采用双Pass流程相比单次插入方案测试覆盖率提升7.2%测试时间缩短18%面积开销减少11.3%。这些数据印证了Tessent Shell流程决策背后的深刻工程智慧——测试结构的插入顺序本身就是一种设计哲学。