目录前言1.Config——Bank01.1. 配置模式引脚 (Mode Pins)Master Serial (000) —— 已过时Master SPI (001) —— 最推荐、最常用Master BPI (010) —— 极速启动Master SelectMAP (100) —— 专用/流式启动JTAG (101) —— 调试专用Slave SelectMAP / Slave Serial (110 / 111) —— 处理器控制1.2. JTAG 调试接口1.3. 核心配置控制引脚1.4. XADC / 系统监控引脚1.5. 电源引脚VCCBATT_0的作用1. 它是做什么用的？（应用场景）2. 为什么要接电池？3. 如果我不需要加密怎么办？总结1.6两种成功的设计前言 FPGA板子的原理图设计分为 FPGA 引脚分配、各功能模块外部电路设计、电流轨设计三部分。 FPGA 引脚的分配方案与各功能模块芯片的接口协议相关，一般将相同电平标准的数字接收分配至同一 bank 中，分配完所有 IO 后需要在vivado 软件中对分配的引脚进行预编译测试，避免引脚分配错误导致整版报废的情况。电流轨设计主要考虑 FPGA 芯片上电时序要求和整板的最大电流电压两方面设计，前者需要约束不同电压信号的启动顺序，以保证 FPGA 芯片上电时的电流最小，后者需要估算各功能模块的最大功耗情况，以选择合适的电压转换芯片。FPGA最小系统可以分为以下几个部分：Bank 0 (System Config)： 主要负责系统上电复位、JTAG 调试及配置模式选择，通常包含相关的辅助电源引脚，是 FPGA 正常启动的基础。HR Bank (High Range I/O)： 通用 I/O Bank，特点是支持宽电压范围（1.2V ~ 3.3V）。适用于连接 2.5V/3.3V 的外设或低速控制信号。每个bank有50个引脚，其中除了两端不可以构成差分引脚以外，剩下均可构成差分引脚。每个bank上有可以作为时钟输入的引脚，MRCC（Mult-region clock-capable）和 SRCC（Single-regionc