1. 项目概述本项目实现了一款基于GD32E230C8T6微控制器的简易数字示波器Digital Storage Oscilloscope, DSO具备波形实时显示、频率测量与PWM信号输出三大核心功能。该设计面向嵌入式硬件学习者与入门级电子工程师强调电路原理的可理解性、硬件结构的可复现性以及系统资源的高效利用。整机采用模块化架构模拟前端、电源管理、主控单元与人机交互四大部分边界清晰便于分阶段调试与功能验证。与商用示波器相比本方案不追求高带宽与深存储深度而是聚焦于基础信号采集链路的完整性构建从输入耦合选择、幅度适配、调理放大到ADC采样、时序捕获、波形渲染与参数计算完整覆盖了数字示波器的核心数据流路径。其工程价值在于将抽象的“示波器原理”具象为可触摸、可测量、可修改的物理电路使学习者在实践中建立对信号完整性、运放工作模式、ADC量化误差、定时器捕获机制等关键概念的直观认知。系统整体性能指标如下输入通道单通道支持交/直流耦合切换电压测量范围低压档 -1.6 V ~ 5.0 V1×衰减高压档 -80 V ~ 250 V50×衰减ADC分辨率12位参考电压3.3 V理论最小分辨电压约0.8 mV低压档采样率由GD32E230C8T6的ADC最大转换速率与软件调度决定实测有效采样率约200 kS/s满足音频频段及常见开关电源纹波观测频率测量精度基于硬件定时器输入捕获典型误差 0.5%100 Hz ~ 1 MHz范围内显示单元1.8英寸128×160像素TFT LCDSPI接口驱动人机交互EC11旋转编码器方向按键、3个独立功能按键、LED状态指示该设计未采用高速ADC或FPGA进行前端采样而是充分利用GD32E230C8T6片上外设资源在成本与性能间取得平衡。所有功能均通过C语言固件实现无依赖外部协处理器或专用DSP核体现了典型的MCU级嵌入式系统设计范式。2. 硬件系统设计2.1 模拟前端处理电路模拟前端是示波器性能的基石直接决定了系统能准确捕获何种信号。本设计从前端开始即贯彻“功能明确、原理透明、参数可算”的工程原则分为交直流耦合切换、输入衰减、信号调理与频率检测四个子模块。2.1.1 交直流耦合切换电路现实信号常为交直流混合形态直流电源含纹波AC成分交流信号叠加直流偏置DC offset。若不加区分地直接送入ADC将导致波形失真或超出量程。因此耦合方式选择是前端第一道信号预处理环节。本电路采用单刀双掷拨动开关SW6实现耦合模式切换直流耦合SW6: 2–1闭合输入信号经R11直接接入后续电路全频段0 Hz起通路适用于观测含直流分量的信号如电源输出、传感器静态输出。交流耦合SW6: 2–3闭合输入信号先经C4100 nF瓷片电容再进入后级。依据电容阻抗公式 $Z_C \frac{1}{2\pi f C}$该电容对低频信号呈现高阻态形成高通滤波器有效隔离直流分量。此处电容值选取并非随意。100 nF电容的自谐振频率SRF约为4 MHz确保在目标应用频段 1 MHz内始终工作于容性区避免感性区引入相位畸变。其-3 dB截止频率 $f_c \frac{1}{2\pi R_{in} C}$其中 $R_{in}$ 为后级输入阻抗由电压跟随器提供 1 MΩ计算得 $f_c \approx 1.6$ Hz完全满足音频及常见数字信号观测需求。若需扩展至更高频段如10 MHz则需选用更小容值如1 nF以提升SRF并降低 $f_c$。2.1.2 输入信号衰减电路ADC输入电压范围受限于其参考电压本系统为3.3 V。为扩展可观测电压范围必须对高幅值信号进行衰减。本设计采用电阻分压网络实现两档衰减低压档SW7: 2–3闭合信号直通无衰减。此时前端调理电路增益为1ADC满量程对应输入±1.6 V ~ 5.0 V计算见2.1.3节。高压档SW7: 2–1闭合信号经R61 MΩ、R1220 kΩ、R1520 kΩ构成的π型网络衰减。等效衰减比为 $\frac{R_{12} // R_{15}}{R_6 (R_{12} // R_{15})} \approx \frac{10k}{1010k} \approx \frac{1}{101}$结合后级放大电路总增益最终实现约1/50的系统衰减比。该设计的关键在于输入阻抗保护。R6作为前级限流电阻其1 MΩ阻值远高于信号源内阻通常 1 kΩ极大降低了对被测电路的负载效应。同时R12与R15的并联值10 kΩ作为分压网络下臂与后级电压跟随器的高输入阻抗匹配避免分压比因负载变化而漂移。两档设计提供了安全的操作流程未知信号幅值时先用高压档粗测确认在低压档范围内后再切换既保护ADC不被过压损坏又获得更高量化精度。2.1.3 信号调理电路调理电路承担着阻抗变换、电平平移与增益调节三重任务核心由双运放LM358U5构成。a) 电压跟随器U5.2引脚2反相输入直连引脚1输出构成单位增益缓冲器。其作用绝非简单“复制”电压而是解决阻抗不匹配问题前级衰减网络输出阻抗较高尤其高压档达数百kΩ若直接驱动后级运放将因分压效应导致增益误差。电压跟随器凭借其理想“虚断”特性输入电流≈0与“虚短”特性V V-将高阻抗信号无损转换为低阻抗输出输出阻抗 100 Ω为后续电路提供稳定驱动能力。b) 比例放大电路U5.1此为整个调理链路的增益核心。电路拓扑为同相与反相放大器的复合结构。分析其传递函数需分别考察两种反馈路径当U5.1正相输入V接地时构成标准反相放大器增益 $A_{inv} -\frac{R_{13}}{R_{15}} -\frac{20k}{10k} -2$。当U5.1反相输入V-接地时构成同相放大器增益 $A_{non-inv} 1 \frac{R_{13}}{R_{15}} 1 2 3$。实际电路中V与V-均不为零但依据叠加定理总输出为两路径贡献之和。经推导原文公式已给出最终闭环增益为 $A_v 2$。这意味着调理电路将ADC可接受的0~3.3 V输入映射为前端可处理的0~1.65 V信号因运放供电为±4.3 V留有裕量。结合衰减网络即可反推出前述电压测量范围低压档1×ADC输入0~3.3 V → 调理后0~1.65 V → 前端输入-1.6 V~5.0 V考虑运放共模输入范围与偏置高压档50×ADC输入0~3.3 V → 前端输入-80 V~250 V此计算过程体现了硬件设计中“正向设计”与“反向验证”的闭环思维。2.1.4 比较器测频电路频率测量独立于ADC采样路径采用硬件比较器定时器捕获的方案兼顾精度与实时性。U5.1被配置为滞回比较器Schmitt Trigger其核心优势在于抗干扰。普通比较器仅有一个阈值当输入信号在阈值附近因噪声微小波动时输出将频繁翻转导致计数错误。滞回比较器引入正反馈R7、R8形成两个不同阈值上阈值 $U_{TH} 2.214$ V输出高电平时下阈值 $U_{TL} 2.172$ V输出低电平时二者差值迟滞电压为42 mV构成一个“免疫区”。信号上升时需越过$U_{TH}$才触发翻转下降时需低于$U_{TL}$才再次翻转有效滤除峰峰值小于42 mV的噪声。该迟滞宽度经计算设定既保证对目标信号如1 Vpp方波的可靠响应又提供足够噪声容限。比较器输出的方波送入GD32的TIMx_CHy输入捕获通道。MCU通过测量连续上升沿或下降沿的时间间隔直接计算出周期T进而得到频率 $f 1/T$。此方法精度取决于系统时钟稳定性本系统使用内部HSI误差约±1%远高于软件计数法。2.2 电源控制电路稳定、纯净的电源是模拟电路正常工作的前提。本设计采用分级供电策略主电源输入支持Type-C仅供电与DC插座双输入通过SW2切换。C2100 μF电解电容提供低频储能抑制输入电压跌落。主控供电AMS1117-3.3 LDO将5 V降至3.3 V为GD32E230及数字电路供电。LDO输出端配置C310 μF与C4100 nF并联分别滤除低频与高频噪声。模拟电路负压供电为支持对负电压信号的测量如交流耦合后的负半周采用ICL7660XD7660电荷泵芯片生成-4.3 V负压。其外围仅需C510 μF、C610 μF与D11N4148三个元件效率约90%空载功耗极低。该负压专供LM358运放使其输入共模范围可延伸至-4.3 V确保-1.6 V输入信号能被完整采集。电源设计中数字地DGND与模拟地AGND在LDO输入端单点连接避免数字开关噪声通过地线串扰模拟前端这是混合信号PCB布局的基本准则。2.3 单片机电路主控采用兆易创新GD32E230C8T6这是一款基于ARM Cortex-M23内核的超值型MCU具有以下适配本项目的特性丰富模拟外设内置12位ADC1 MSPS16通道支持扫描模式与DMA触发满足多点波形采样需求。精准定时资源多个高级/通用定时器具备输入捕获IC、输出比较OC功能完美支撑频率测量与PWM生成。充足通信接口SPI驱动TFT、USART调试/升级、I2C可扩展传感器。低成本与易获取性QFN32封装淘宝现货充足适合学习与小批量制作。电路设计采用成熟最小系统方案HSE8 MHz晶振提供高精度时钟源BOOT0引脚通过拨码开关配置支持ISP串口下载与SWD调试NRST引脚经R210 kΩ上拉与C5100 nF滤波确保可靠复位。所有电源引脚均配置0.1 μF去耦电容紧邻芯片放置抑制高频噪声。2.4 人机交互电路2.4.1 液晶屏显示电路选用1.8英寸128×160像素TFT LCDST7735S驱动采用四线SPISCL, SDA, A0, /CS与GD32通信。A0引脚区分指令/数据/CS为片选硬件设计简洁。屏幕背光由PB0控制通过限流电阻驱动LED实现亮度软件可调。2.4.2 旋转编码器电路EC11编码器的A、B相正交信号接入GD32的GPIO配置为上拉输入。通过检测A、B相的边沿顺序如A升沿时B为低→正转B升沿时A为低→反转可精确判断旋转方向与步进。其公共端C接地DE引脚作为独立按键简化了BOM。2.4.3 LED与按键电路所有LED采用共阳极接法MCU GPIO输出低电平点亮符合多数MCU灌电流能力强于拉电流的设计惯例。三个独立按键KEY1~KEY3一端接地另一端接GPIO配置为上拉输入配合软件消抖10 ms延时检测成本低廉且可靠。3. 软件系统设计软件架构遵循前后台模式Foreground-Background以主循环后台处理显示刷新与用户交互以中断服务程序前台保障ADC采样与定时器捕获的实时性。3.1 ADC波形采集与处理ADC初始化配置为时钟源APB2时钟72 MHz经分频后ADCCLK12 MHz采样时间13.5个ADC周期适配信号源阻抗分辨率12位数据对齐右对齐触发源软件触发主循环中启动或定时器TRGO实现等间隔采样核心采集流程// 主循环中 while(1) { // 1. 启动ADC转换 adc_enable(ADCx); adc_software_start_conv(ADCx); // 2. 等待转换完成轮询或中断 while(!adc_flag_get(ADCx, ADC_FLAG_EOC)); // 3. 读取结果并存入环形缓冲区 uint16_t raw_data adc_regular_data_read(ADCx); buffer_write(wave_buffer, raw_data); // 4. 触发显示更新 update_display(); }为提升显示流畅度软件实现降采样每N次ADC采样取1个点用于显示N由时基设置决定避免屏幕刷新成为瓶颈。波形数据经线性映射至屏幕Y坐标128点高度X轴按时间刻度展开。3.2 频率测量实现基于TIM2的输入捕获功能通道配置CH1滤波器采样8触发极性上升沿中断处理每次捕获到上升沿读取CNT寄存器值计算与上次捕获值的差值即为周期计数值频率计算$f \frac{f_{TIM}}{\Delta CNT}$其中$f_{TIM}$为定时器时钟频率72 MHz为提高精度采用多次捕获取平均并加入超时判断防止信号丢失导致死锁。3.3 PWM信号输出利用TIM3的PWM输出功能通道配置CH2向上计数模式自动重装载值ARR999对应1 kHz PWM占空比调节通过修改CCR2寄存器值0~999实现0%~100%占空比用户控制旋转编码器调节占空比KEY1切换PWM使能状态3.4 用户界面逻辑GUI采用状态机设计状态IDLE待机、WAVEFORM波形显示、FREQ_MEASURE频率测量、PWM_CTRLPWM控制切换逻辑KEY1循环切换状态KEY2/KEY3在特定状态下执行功能如WAVEFORM下KEY2调整时基KEY3调整垂直灵敏度显示内容动态刷新波形、当前时基/灵敏度、测量频率、PWM参数等信息4. BOM清单与关键器件选型依据序号器件名称型号/规格数量选型依据1微控制器GD32E230C8T61Cortex-M23内核12位ADC丰富定时器低成本国产供应链稳定2运算放大器LM3581双运放轨到轨输入±4.3 V供电兼容成本极低满足基础调理需求3负压发生器ICL7660 (XD7660)1电荷泵方案无需电感外围仅2电容1二极管体积小效率满足要求4LDO稳压器AMS1117-3.31输出3.3 V/1 A低压差热稳定性好广泛验证的电源方案5TFT显示屏1.8 ST7735S1128×160分辨率SPI接口驱动芯片成熟供货充足6旋转编码器EC111标准五脚结构A/B相正交输出机械寿命长手感清晰7电容隔直CC0603KRX7R8BB104 (100 nF)10603封装X7R介质100 nF容值兼顾低频响应与自谐振频率成本最优8电阻衰减RTT0603BRD071ML (1 MΩ)若干0603厚膜电阻1%精度1 MΩ高阻值确保对被测电路影响最小5. PCB与装配实践要点PCB设计虽由初学者完成但已体现关键工程意识模拟/数字分区ADC走线、运放周边元件集中布局远离高频数字信号线如SPI时钟。电源去耦每个IC电源引脚旁就近放置0.1 μF陶瓷电容LDO输入/输出端配置大容量电解电容。地平面完整性底层敷设完整GND铜箔减少地线阻抗与噪声耦合。焊接工艺中0603封装电阻的使用提升了板卡密度但对焊接技巧提出更高要求。作者采用锡膏热风枪回流焊辅以电烙铁修整连锡是小批量手工制作的合理选择。特别提醒上电前务必使用万用表二极管档检查电源与地之间是否短路确认电解电容极性无误这是避免芯片烧毁的最后防线。6. 性能验证与局限性分析实物测试表明系统能稳定显示1 kHz正弦波、方波频率测量误差在0.3%以内PWM输出波形干净占空比调节线性度良好。然而其性能边界亦清晰可见带宽限制受ADC采样率与运放GBWLM358约1 MHz制约-3 dB带宽约200 kHz无法观测高频信号细节。噪声敏感未使用屏蔽线与精密基准源小信号 100 mV测量易受环境噪声干扰。校准缺失所有电压/频率读数未经硬件校准存在系统性偏差。这些局限性并非缺陷而是学习过程中的必经阶梯。它们清晰地指明了专业示波器的设计挑战高带宽模拟前端、低噪声电源、精密时钟、多级校准算法——本项目恰是通往这些领域的坚实起点。